

Tytuł: LogicRail - Symulator Ruchu Kolejowego

Autorzy: Jan Rutkowski (JR), Karol Sitko (KS)

Ostatnia modyfikacja: 31.08.2026

1.	Repozytorium git	2
2.	Wstęp	2
3.	Specyfikacja	3
3.1.	Opis ogólny algorytmu	3
3.2.	Tabela zdarzeń	4
4.	Architektura	4
4.1.	Moduł: top	4
4.1.1.	Schemat blokowy	5
		5
4.1.2.	Porty	5
a)	sys – system_ctl, input/output	5
b)	uart – uart_ctl, input/output	5
c)	vga – vga_ctl, output	5
d)	ps2 – ps2_ctl, inout	5
4.1.3.	Interfejsy	5
a)	r2c – UartRx to UartController	5
b)	c2t – UartController to UartTx	6
c)	t2c – UartTx to UartController	6
d)	c2k – UartController to RealClock	6
e)	k2c – RealClock to UartController	6
f)	c2s – UartController to TrainSpawnerFromUART	6
g)	k2s – RealClock to TrainSpawnerFromUART	6
h)	s2v – TrainSpawnerFromUART to TopVga	6
4.2.	Rozprowadzenie sygnału zegara	6
5.	Implementacja	7
5.1.	Lista zignorowanych ostrzeżeń Vivado.	7
5.2.	Wykorzystanie zasobów	7
5.3.	Marginesy czasowe	7
6.	Konfiguracja sprzętu	7

1. Repozytorium git

Adres repozytorium GITa:

<https://github.com/Johnnyklasa/LogicRail-FPGA-based-Rail-Control-Simulator>


2. Wstęp

Pomysł na realizację symulatora ruchu kolejowego zrodził się z naszych codziennych doświadczeń. Obaj regularnie korzystamy z transportu kolejowego, dojeżdżając na studia z naszych rodzinnych miejscowości. Wielokrotne podróże skłoniły nas do refleksji i rozbudziły naszą inżynierską ciekawość w zakresie funkcjonowania skomplikowanych systemów sterowania ruchem kolejowym (SRK). Chcieliśmy dogłębnie zrozumieć, w jaki sposób koordynowany jest bezpieczny przejazd wielu składów oraz jak odbywa się sterowanie semaforami i rozjazdami na stacjach.

W odpowiedzi na te pytania, w ramach niniejszego projektu zrealizowaliśmy w pełni sprzętowy symulator sterowania ruchem kolejowym, zaimplementowany na dwóch połączonych ze sobą układach FPGA (platformy Basys 3). Głównym zadaniem urządzenia jest generowanie i wyświetlanie interaktywnej mapy infrastruktury torowej na monitorze (rozdzielczość 1024x768 przez złącze VGA). Prawdziwą innowacją naszego projektu jest sprzęgnięcie ze sobą cyfrowego obrazu VGA z drugim układem Basys 3 i autorskim, fizycznym panelem sterowania – wyposażonym w przełączniki dźwigniowe, przełączniki suwakowe i wskaźniki diodowe. Dzięki czemu otrzymujemy 2 stacje, jedną sterowaną za pomocą myszki i ekranu, drugą sterowaną z autorskiego panelu przypominającego te używane w poprzedniej epoce. System pozwala użytkownikowi na fizyczne ustawianie dróg przebiegu (zmianę kierunku na rozjazdach) oraz otwieranie i zamykanie semaforów na poszczególnych torach i peronach. Zadbano również o realizm całego procesu. Nad zmianami sygnałów czuwa algorytm sprawdzający czy pociągi np. w siebie nie wjadą. Do każdej rozgrywki generowany jest unikatowy losowy rozkład jazdy dzięki czemu można przetestować układ w różnych scenariuszach bez konieczności generacji kolejnego bitstreamu.

3. Specyfikacja

3.1. Opis ogólny algorytmu (Interlocking i losowe generowanie rozkładu)



Zaraz po włączeniu zasilania, układ inicjalizuje sprzętowy generator czasu, rozpoczyna renderowanie interaktywnej mapy wideo na ekranie (VGA) i przechodzi w tryb nasłuchiwania danych z magistrali UART. W tym momencie symulacja działa – stacja jest widoczna, zegar odlicza minuty gry, a użytkownik może sterować rozjazdami przy użyciu fizycznego pulpitu sterowniczego.

Cykl życia pociągu wygląda następująco:

1. Pociągi generowane są wewnętrznie w systemie. Komunikacja UART służy wyłącznie do ciągłej synchronizacji stanów dróg przebiegu pomiędzy modułem wizualizacji (Stacja A) a fizycznym panelem sterowania (Stacja B).
2. Pojazd zostaje wpuszczony na odcinek ochronny, gdzie zatrzymuje się przed semaforem wjazdowym.

3. Dyżurny ruchu (gracz) używa suwaków na fizycznym pulpicie lub kliknięciami myszką na ekranie, aby ułożyć drogę przebiegu przez stację.
4. Gdy droga jest zabezpieczona, dyżurny otwiera semafor. Maszyna stanów sprzętowo blokuje rozjazd przed przypadkową zmianą i zapala zielone światło.
5. Pociąg przejeżdża przez stację. Po minięciu semafora światło zmienia się na czerwone, a po opuszczeniu toru trasa zostaje zwolniona dla kolejnych składów.
6. Gdy pociąg wyjedzie poza krawędź ekranu, układ przesyła jego ID przez interfejs UART do stacji drugiego gracza. Algorytm działa w nieskończonej pętli.

Losowy Generator Pociągów

1. RandomNumber.sv

Moduł używa 32-bitowego Rejestru Przesuwanego ze Sprzężeniem Zwrotnym (LFSR). Zaczyna od "ziarna" (seed) i w każdym taktie zegara przesuwają bity, wykonując operację XOR na odpowiednich odczepach (bitach 31, 21, 1, 0). Wynikiem jest pozornie losowy ciąg bitów, z którego moduł inicjalizujący wycina fragmenty, by wylosować identyfikatory pociągów (ID) oraz czasy ich przyjazdu.

2. TimetableRam.sv

Rozkład to tak naprawdę sprzętowa pamięć o dwóch niezależnych portach odczytu. Kiedy system startuje, moduł ładujący podnosi flagę we i ładuje wylosowane dane do wewnętrznych rejestrów (osobne tablice dla ID, czasu przyjazdu i odjazdu). Po zakończeniu fazy bootowania, pamięć przechodzi w tryb "Tylko do odczytu".

3. TimetableRom.sv

Odpowiada za graficzną kompresję obrazu dla modułów rysujących. Konwertuje minuty na godziny.

4. TrainGenerator.sv

Główny nadzorca ruchu. Moduł trzyma wskaźnik na następny w kolejce pociąg. W każdym taktie sprawdza, czy aktualny czas symulacji zrównał się z czasem przyjazdu wylosowanym w pamięci RAM.

RouteFSM - algorytm interlockingu

Interlocking w kolejnictwie to system zabezpieczeń, którego jedynym i nadrzędnym celem jest niedopuszczenie do kolizji pociągów. To zbiór sztywnych, logicznych reguł, które blokują działania dyspozytora (lub systemu automatycznego), jeśli mogłyby one doprowadzić do katastrofy.


IDLE (Stan spoczynkowy): Automat oczekuje na sprzętowy impuls żądania utwierdzenia przebiegu tzn. wcisnięcie danego semafora na ekranie lub zmiana przełącznika na panelu. W tym stanie zwrotnice są odblokowane, umożliwiając ich swobodne przekładanie przez użytkownika. Sygnał na powiązanym semaforze sztywno wymusza stan "Stój" (czerwone światło).

CHECK_ROUTE (Weryfikacja warunków bezpieczeństwa): Po otrzymaniu żądania, logika sprawdza integralność wybranej trasy w jednym cyklu zegara. Bezpośrednio weryfikowana jest niezajętość toru docelowego i zwrotnic oraz brak sprzecznych, kolizyjnych przebiegów. Jeśli sprzęt wykryje przeszkodę, zamyka proces i odrzuca żądanie.

ROUTE_LOCKED (Utwierdzenie przebiegu): Zasadnicza faza ochrony interlockingu. Przebieg zostaje zablokowany, a FSM wystawia sygnał route_locked, który odcina na poziomie bramek logicznych możliwość zmiany położenia zwrotnic pod wjeżdżającym pociągiem. Semafor zmienia wskazanie na sygnał zezwalający na jazdę (wolna droga).

TRAIN_ON_ROUTE (Zajętość strefy przebiegowej): Stan wyzwany w ułamku sekundy, gdy sprzętowy detektor zajętości wykryje wjazd pociągu na odcinek. FSM natychmiastowo zrzuci wskazanie semafora z powrotem na sygnał "Stój", aby zablokować ewentualny następny pociąg przed wjazdem na ten sam tor. Zwrotnice na trasie pozostają bezwzględnie zablokowane.

ROUTE_RELEASE (Zwalnianie przebiegu): Sekwencja końcowa aktywowana impulsowym sygnałem, który system generuje, gdy pociąg całkowicie zjedzie z kontrolowanego obszaru torów i zwrotnic. Automat zeruje sprzętową blokadę i powraca do stanu IDLE, uwalniając infrastrukturę stacji dla kolejnych operacji ruchowych.



(Schemat maszyny stanów modułu RouteFSM)

3.2. Tabela zdarzeń

Zdarzenie	Kategoria	Reakcja systemu
Przełączenie suwaka na pulpicie	Gracz konfiguruje drogę przebiegu	Natychmiastowa wizualna zmiana położenia zwrotnicy na monitorze VGA oraz przygotowanie nowej drogi przebiegu na stacji.
Odebranie pakietu UART bez nagłówka 0xFF	Odbiór przez UART	Zdekodowanie ramki sterującej przesłanej przez UART z fizycznego pulpitu (Stacja B) do głównego modułu symulacji, co skutkuje aktualizacją stanu układu torowego.
Odebranie pakietu UART z nagłówkiem 0xFF	Odbiór przez UART	Zdekodowanie informacji o czasie, co sprzętowo wymusza nadpisanie zmiennych symulowanej godziny i minuty bieżącej stacji.
Wciśnięcie przełącznika semafora	Blokada rozjazdów i sygnał zielony	Układ weryfikuje zajętość zadanego odcinka toru. Jeśli droga jest wolna, następuje blokada rozjazdów (LOCK_ROUTE) i otwarcie semafora.
Pociąg mija głowicę semafora	Przejazd pociągu przez stację	Natychmiastowa sprzętowa zmiana sygnału na semaforze na czerwony (stan TRAIN_PASSING) celem zabezpieczenia toru przed kolejnymi składami.
Pociąg opuszcza zajęty tor	Zwolnienie trasy (RELEASE_ROUTE)	Moduł zwalnia blokadę układu, odblokowując graczowi możliwość modyfikacji zwrotnic na pulpicie i wytyczenia nowej trasy.


Pociąg dojeżdża do krawędzi ekranu VGA	Wysłanie ID pociągu protokołem UART	Rejestr bufora TX pobiera ID wyjeżdżającego pociągu, co wymusza start nadajnika i wysłanie składu protokołem UART.
--	-------------------------------------	--

4. Architektura

4.1. Moduł: top

Osoba odpowiedzialna: JR, KS

4.1.1. Schemat blokowy



4.1.2. Porty

a) sys – system_ctl, input/output

nazwa portu	opis
btnC	wejściowy sygnał przycisku (reset układu)
JA1	wyjściowy sygnał lustrzany zegara

b) uart – uart_ctl, input/output

nazwa portu	opis
uart_rx	szeregowe wejście danych
uart_tx	szeregowe wyjście danych

c) vga – vga_ctl, output

nazwa portu	opis
vgaRed[3:0]	4-bitowy sygnał koloru czerwonego
vgaRed[3:0]	4-bitowy sygnał koloru zielonego
vgaBlue[3:0]	4-bitowy sygnał koloru niebieskiego
Hsync	sygnał synchronizacji poziomej VGA
Vsync	sygnał synchronizacji pionowej VGA

d) ps2 – ps2_ctl, inout

nazwa portu	opis
P2SClk	dwukierunkowa linia zegarowa magistrali PS/2 (mysz)
P2SData	dwukierunkowa linia danych magistrali PS/2 (mysz)

4.1.3. Interfejsy**a) r2c – UartRx to UartController**

nazwa sygnału	opis
r2c_rx_data[7:0]	8-bitowe zdekodowane dane wejściowe UART
r2c_rx_ready	impuls informujący o poprawnej ramce danych

b) c2t – UartController to UartTx

nazwa sygnału	opis
r2c_rx_data[7:0]	8-bitowe zdekodowane dane wejściowe UART
r2c_rx_ready	impuls informujący o poprawnej ramce danych

c) t2c – UartTx to UartController

nazwa sygnału	opis
t2c_tx_busy	sygnał informujący o zajętości nadajnika UART

d) c2k – UartController to RealClock

nazwa sygnału	opis
c2k_sync_minutes[5:0]	wartość odebranych z sieci minut
c2k_sync_en	impuls wymuszający nadpisanie czasu lokalnego
c2k_sync_hours[4:0]	wartość odebranych z sieci godzin

e) k2c – RealClock to UartController

nazwa sygnału	opis
k2c_current_hours[4:0]	bieżący stan godzin przygotowany do wysłania
k2c_current_minutes[5:0]	bieżący stan minut przygotowany do wysłania

f) c2s – UartController to TrainSpawnerFromUART

nazwa sygnału	opis
c2s_rx_train_req	impuls potwierdzający nadejście nowego pociągu
c2s_rx_train_id[7:0]	identyfikator (ID) odebranego pociągu

g) k2s – RealClock to TrainSpawnerFromUART

nazwa sygnału	opis
k2s_minute_tick	impuls upływu minuty używany do odliczania czasu pociągów

h) s2v – TrainSpawnerFromUART to TopVga


nazwa sygnału	opis
s2v_train_waiting	sygnał informujący kontroler makiety o oczekującym pociągu
s2v_TrainID[7:0]	identyfikator (ID) wpuszczanego na mapę pociągu

4.2. Rozprowadzenie sygnału zegara

Osoba odpowiedzialna: JR,KS

Źródłem sygnału zegarowego dla układu jest wbudowany na płycie Basys 3 zewnętrzny oscylator kwarcowy o częstotliwości 100 MHz (port wejściowy clk). Sygnał ten jest doprowadzony bezpośrednio do instancji generatora zegara (IP Core clk_wiz_0), która została umieszczona w głównym module projektu (top_vga_basys3).

1. Moduł generatora wytwarza dwa stabilne sygnały o następujących częstotliwościach:
 - **clk100MHz (100 MHz)** – sygnał wykorzystywany przez podukład kontrolera myszy wewnątrz modułu TopVga.
 - **clk65MHz (65 MHz)** – główny sygnał zegarowy układu, pełniący funkcję zegara pikseli (Pixel Clock) wymaganego dla wyświetlania obrazu VGA w rozdzielczości 1024x768. Zegar ten taktuje rdzeń wideo w module TopVga oraz całą główną logikę sterującą: kontrolery UartTx, UartRx, UartController, sprzętowy zegar czasu rzeczywistego RealClock oraz moduł TrainSpawnerFromUART.
2. Zgodnie z założeniami projektowymi, w pozostałych modułach składowych układu używane są tylko i wyłącznie sygnały zegarowe wygenerowane przez główny blok clk_wiz_0. Dodatkowo sygnał 65 MHz został wyprowadzony na zewnętrzny pin złącza JA1 do celów diagnostycznych z wykorzystaniem bufora.



5. Implementacja

5.1. Lista zignorowanych ostrzeżeń Vivado.

Identyfikator ostrzeżenia	Liczba wystąpień	Uzasadnienie
no_input_delay	4	Dotyczy asynchronicznych pinów wejściowych (przycisk reset btnC, interfejs PS/2 oraz linia odbiorcza uart_rx). Brak zdefiniowanych okien czasowych w pliku .xdc jest w tym przypadku celowy, ponieważ sygnały te pochodzą z urządzeń zewnętrznych i są synchronizowane wewnętrznie w logice układu.
no_output_delay	18	Ostrzeżenie odnosi się do wyprowadzeń wyjściowych (sygnały wizualne VGA, synchronizacja Hsync/Vsync oraz linia nadawcza uart_tx). Ponieważ wyświetlacz i moduł odbiorczy UART tolerują standardowe opóźnienia propagacji sygnału, pominięcie restrykcyjnych ograniczeń czasowych wyjść nie wpływa negatywnie na stabilność pracy urządzenia.
multiple_clock	1381	Wynika ze współistnienia wielu powiązanych domen zegarowych oraz dystrybucji sygnałów przez generator fazowy (clk_wiz_0). Liczba ta odzwierciedla internalizację

ścieżek logicznych wewnątrz rejestrów, jednak kluczowy wskaźnik domknięcia timingu (WNS) pozostaje dodatni, co gwarantuje poprawną synchronizację sprzętową.

5.2. Wykorzystanie zasobów(Od góry Panel i StacjaVga)

Resource	Utilization	Available	Utilization %
LUT	493	20800	2.37
FF	300	41600	0.72
IO	21	106	19.81
BUFG	1	32	3.13

Resource	Utilization	Available	Utilization %
LUT	3008	20800	14.46
LUTRAM	39	9600	0.41
FF	1255	41600	3.02
BRAM	0.50	50	1.00
DSP	14	90	15.56
IO	21	106	19.81
MMCM	1	5	20.00

5.3. Marginesy czasowe(Od góry Panel i StacjaVga)

Design Timing Summary

Setup	Hold	Pulse Width
Worst Negative Slack (WNS): 3.395 ns	Worst Hold Slack (WHS): 0.117 ns	Worst Pulse Width Slack (WPWS): 4.500 ns
Total Negative Slack (TNS): 0.000 ns	Total Hold Slack (THS): 0.000 ns	Total Pulse Width Negative Slack (TPWS): 0.000 ns
Number of Failing Endpoints: 0	Number of Failing Endpoints: 0	Number of Failing Endpoints: 0
Total Number of Endpoints: 460	Total Number of Endpoints: 460	Total Number of Endpoints: 301


All user specified timing constraints are met.

Design Timing Summary

Setup	Hold	Pulse Width
Worst Negative Slack (WNS): 0.363 ns	Worst Hold Slack (WHS): 0.033 ns	Worst Pulse Width Slack (WPWS): 3.000 ns
Total Negative Slack (TNS): 0.000 ns	Total Hold Slack (THS): 0.000 ns	Total Pulse Width Negative Slack (TPWS): 0.000 ns
Number of Failing Endpoints: 0	Number of Failing Endpoints: 0	Number of Failing Endpoints: 0
Total Number of Endpoints: 2183	Total Number of Endpoints: 2183	Total Number of Endpoints: 1389

All user specified timing constraints are met.

6. Konfiguracja sprzętu



Schemat połączenia płytek w trybie multiplayer. Płyty połączone są przewodem krosowanym (crossover) poprzez złącza PMOD JB. Linia TX pierwszej płyty łączy się z linią RX drugiej i odwrotnie. Masy (GND) obu układów zwarto na pinach JB5.

Schematy podłączenia urządzeń peryferyjnych. Zadania sprzętowe rozdzielono na dwa węzły:


- Stacja A (Wizualizacja): Obsługuje monitor podłączony do wbudowanego złącza VGA oraz mysz wpiętą w gniazdo USB HID (pracującą w standardzie PS/2).


- Stacja B (Sterowanie): Obsługuje fizyczny pulpit LED z kaskadą rejestrów 74HC595. Panel wpięty w złącze PMOD JA (sygnały sterujące: DS, SHCP, STCP oraz masa układu).

3. Konfiguracja zworek i przełączników. Obie platformy zasilane są przewodem USB (zworka zasilania JP2 w domyślnej pozycji USB). Fizyczny pulpit nie wymaga zewnętrznego zasilacza. Globalny reset układu przypisano do wbudowanego przycisku btnC.

4. Schemat ideowy pulpitu sterowniczego

Fizyczny pulpit sterowniczy (Stacja B) został zmontowany z przełącznikami i wskaźnikami diodowymi (48 szt.) oraz zintegrowany z kaskadą 6 rejestrów przesuwnych 74HC595. W celu zachowania przejrzystości dokumentacji, załączony poniżej schemat ideowy przedstawia reprezentatywny wycinek układu (przykładowe podłączenia na rejestrach U1 i U2).






(Połączenie rejestrów przesuwnych 74HC595 oraz wskaźników diodowych)



(Panel stacji B)



7. Film.

Link do ściągnięcia filmu:

<https://drive.google.com/drive/folders/1Y1wdWoatxc16ACVOZxfMsP2yigQ2C4le?usp=sharing>